세이코 엡슨 치토세 공장에 9,000㎡ 연구소 완공

IBM 기술협력·정부 15조 원 지원…수요처 확보가 최대 과제

일본 반도체 기업 라피더스가 올봄 2나노미터(nm) 공정 반도체의 후공정(패키징·테스트) 시범 생산에 나선다. IT 전문 매체 CNBeta는 9일(현지시각) 보도에서 라피더스가 세이코 엡슨 치토세 공장에 9,000제곱미터(㎡) 규모 연구소를 완공하고 칩 패키징과 인쇄회로기판(PCB) 조립을 위한 후공정 시험 생산을 시작한다고 전했다.

라피더스는 2027년 2nm 공정 양산을 목표로 전공정에 이어 후공정까지 자체 생산 체계 구축에 속도를 내고 있다.

9,000㎡ 연구소 완공…패키징·테스트 체계 구축

라피더스는 일본 정부 지원 아래 2nm 공정 양산을 추진 중이다. 총 투자 규모는 7조 엔(약 64조 원)이며, 이 가운데 일본 정부가 1조 7000억 엔(약 15조 원)을 보조금으로 지원한다.

반도체 생산은 크게 전공정과 후공정으로 나뉜다. 전공정은 웨이퍼에 회로를 형성하는 단계이며, 후공정은 완성된 칩을 패키징하고 테스트하는 단계다. 최근 인공지능(AI) 칩 수요가 늘면서 후공정 기술 중요성이 커지고 있다. 대만 TSMC가 AI 칩 생산에서 독보적 위치를 차지한 배경에는 첨단 전공정 기술뿐 아니라 CoWoS 같은 고급 패키징 기술이 있다. 엔비디아와 AMD가 TSMC에 의존하는 이유 중 하나다.

라피더스는 지난해 7월 2nm 공정으로 생산한 웨이퍼를 공개하며 전공정 진전을 보여줬다. 이번 후공정 시범 생산은 2nm 칩 양산을 위한 전체 생산 체계를 완성하려는 시도다. 일본은 첨단 공정 생산 능력뿐 아니라 고급 패키징과 테스트 역량도 부족한 상태다. 2nm 칩을 생산하더라도 패키징이 뒷받침되지 않으면 다른 나라 제조사에 맡겨야 하고, 이 과정에서 병목 현상이 생길 수 있다.

라피더스는 IBM과 기술 협력을 맺고 극자외선(EUV) 노광 장비와 식각 장비 등을 확보했다. 이들 장비 공급에 제약이 없고 일본 정부 지원이 계속된다면 2nm 공정 양산에 기술상 어려움은 크지 않다는 평가가 나온다.

수요처 확보가 최대 과제…AI 칩 시장 진입 미지수

라피더스의 성패는 사업성에 달렸다는 분석이 지배적이다. 2nm 칩을 누가 얼마나 구매할지가 핵심이다.

현재 글로벌 2nm 공정 경쟁에는 TSMC, 삼성전자, 인텔 3개 업체가 뛰어들었다. TSMC는 지난해 말 2nm 공정 양산에 들어갔고, 삼성전자는 올해 2nm 공정 양산을 계획하고 있다. 인텔도 2nm급 공정 개발을 진행 중이다. 라피더스가 2027년 양산에 성공하면 네 번째 2nm 공정 업체가 된다.

문제는 수요처다. 일본 기업들이 2nm 생산 능력을 흡수하려면 첨단 중앙처리장치(CPU)나 그래픽처리장치(GPU), AI 칩 등에 투자해야 한다. 하지만 글로벌 AI 경쟁에서 일본 기업들은 널리 알려진 대형 언어 모델을 내놓지 못하고 있다. AI 칩 역시 일본 제조사들이 적극적으로 개발하거나 생산한다는 소식이 들리지 않아 시장 수요 확보가 쉽지 않다는 관측이 나온다.

업계에서는 라피더스가 기술 확보에는 성공하더라도 글로벌 시장에서 안정된 고객 기반을 구축하지 못하면 지속 가능성이 떨어질 수 있다고 본다. 일본 정부가 막대한 자금을 투입해 반도체 산업 부활을 꾀하고 있지만, 최종 성공 여부는 시장에서 검증받아야 한다는 평가다.



박정한 글로벌이코노믹 기자 park@g-enews.com

<저작권자 ⓒ 글로벌이코노믹 무단전재 및 재배포금지>